Id-dar > Wirja > Il-kontenut

Sistema fuq ċippa (SoCs) Disinn tal-fluss

Mar 08, 2019

Sistema fuq ċippa tikkonsisti kemm mill-ħardwer, deskritt f '§ Struttura, u s-softwer li jikkontrolla l-mikrokontrolluri, il-mikroproċessur jew il-qlub tal-proċessur tas-sinjali diġitali, il-periferali u l-interfejsis. Il-fluss tad-disinn għal SoC jimmira li jiżviluppa dan il-hardware u s-software fl-istess ħin, magħruf ukoll bħala ko-disinn arkitettoniku. Il-fluss tad-disinn għandu jqis ukoll l-ottimizzazzjonijiet (§ Miri ta ’Ottimizzazzjoni) u l-limitazzjonijiet.


Il-biċċa l-kbira tas-SoCs huma żviluppati minn speċifikazzjonijiet tal-qalba IP ta 'komponent ta' hardware kwalifikat minn qabel għall-elementi tal-ħardwer u l-unitajiet ta 'eżekuzzjoni, kollettivament "jimblokka", deskritti hawn fuq, flimkien ma' sewwieqa ta 'apparat tas-software li jistgħu jikkontrollaw l-operat tagħhom. Ta 'importanza partikolari huma l-protokolli li jmexxu interfaces standard tal-industrija bħall-USB. Il-blokok tal-hardware jinġabru flimkien permezz ta 'għodod tad-disinn megħjuna mill-kompjuter, speċifikament għodod elettroniċi ta' awtomazzjoni tad-disinn; il-moduli ta 'softwer huma integrati bl-użu ta' ambjent ta 'żvilupp integrat ta' softwer.


Komponenti ta 'sistemi fuq ċippa huma wkoll ta' spiss iddisinjati f'lingwi ta 'programmar ta' livell għoli bħal C ++, MATLAB jew SystemC u konvertiti għal disinji RTL permezz ta 'għodod ta' sinteżi ta 'livell għoli (HLS) bħal C sa HDL jew jgħaddu għal HDL. Prodotti HLS imsejħa "sinteżi algoritmika" jippermettu li d-disinjaturi jużaw C ++ biex jimmudellaw u sintetizzaw il-livelli tas-sistema, taċ-ċirkwit, tas-softwer u tal-verifika kollha f'lingwa waħda ta 'livell għoli komunement magħrufa mill-inġiniera tal-kompjuter b'mod indipendenti minn skali ta' żmien, li huma tipikament speċifikati fl-HDL. Komponenti oħra jistgħu jibqgħu softwer u jiġu kkumpilati u inkorporati fuq proċessuri ta 'soft-core inklużi fis-SoC bħala moduli fl-HDL bħala qlub IP.


Ladarba l-arkitettura tas-SoC tkun ġiet definita, kwalunkwe element ġdid ta 'hardware jinkiteb f'lingwa ta' deskrizzjoni ta 'hardware astratt imsejħa livell ta' trasferiment ta 'reġistru (RTL) li jiddefinixxi l-imġiba taċ-ċirkwit, jew sintetizzat f'RTL minn lingwa ta' livell għoli permezz ta 'sinteżi ta' livell għoli. Dawn l-elementi huma konnessi flimkien f'lingwa ta 'deskrizzjoni tal-hardware biex joħolqu d-disinn sħiħ tas-SoC. Il-loġika speċifikata biex tqabbad dawn il-komponenti u tikkonverti bejn interfaces possibilment differenti pprovduti minn bejjiegħa differenti tissejjaħ il-loġika tal-kolla.